\_130

# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-179730

(43) Date of publication of application: 12.07.1996

(51)Int.Cl.

G09G 3/36 G02F 1/133

(21)Application number : 06-320785

(71)Applicant: SHARP CORP

(22)Date of filing:

22.12.1994

(72)Inventor: ADACHI MASAHIRO

## (54) DRIVING METHOD OF DISPLAY DEVICE

## (57)Abstract:

PURPOSE: To effectively reduce the applied voltage between the source and train of a TFT connected between an picture element electrode and a data line to attain a reduction in OFF current of TFT, or the leakage current at OFF of TFT and an improvement in reliability of a TFT element, and prevent the orientation failure of a liquid crystal molecule, thereby more enhancing the display characteristic of a display and its long-term reliability.

CONSTITUTION: A data signal 10 in which the time ratio occupied in the section T13 of an ON pulse 13a by the section T11 of image signals 11a, 11b contributing to image display is about 50% is inputted

to a data line connected to a picture element electrode through a TFT as its input signal, and the signal level of the data signal 10 is held to an intermediate value Vc between the maximum value and minimum value of the image data in the section T12 of a non-image signal 12 never contributing to image display.

## **LEGAL STATUS**

[Date of request for examination]

10.07.1998

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other

than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3154907

[Date of registration]

02.02.2001

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

庁内整理番号

(11)特許出願公開番号

## 特開平8-179730

(43)公開日 平成8年(1996)7月12日

(51)				
	_	_	_	

識別記号

FΙ

技術表示箇所

G 0 9 G 3/36

G 0 2 F 1/133

5 5 0

審査請求 未請求 請求項の数8 OL (全 8 頁)

101	`	ा । इस और 🖂	
(2)		出窗番目	7

特顏平6-320785

(71)出願人 000005049

00005040

(22)出願日

平成6年(1994)12月22日

シャープ株式会社

大阪府大阪市阿倍野区長池町22番22号

(72)発明者 足立 昌浩

大阪府大阪市阿倍野区長池町22番22号 シ

ャープ株式会社内


(74)代理人 弁理士 山本 秀策

#### (54) 【発明の名称】 表示装置の駆動方法

#### (57)【要約】

【目的】 画素電極とデータラインとの間に接続された TFTのソース,ドレイン間への印加電圧を実効的に低 減して、TFTのオフ電流、つまりTFTオフ時のリーク電流の低減、及びTFT素子の信頼性の向上を図ると ともに、液晶分子の配向不良を防止することができ、これによりディスプレイの表示特性及びその長期信頼性を さらに優れたものとする。

【構成】 TFTを介して画素電極に接続されたデータラインに、その入力信号として、画像表示に寄与する画像信号11a,11bの区間T11がオンパルス13aの区間T13で占める時間的割合が概ね50パーセントであるデータ信号10を入力するようにし、画像表示に寄与しない非画像信号12の区間T12では、データ信号10の信号レベルが画像データの最大値と最小値の間の中間値Vcに保持されるようにした。



#### 【特許請求の範囲】

【請求項1】 複数の画素電極、各画素電極に接続された薄膜トランジスタ、該薄膜トランジスタにその制御信号を供給するための複数のゲートライン、及び該薄膜トランジスタを介して該画素電極に画像信号を供給するための複数のデータラインを絶縁性基板上に配設してなるTFTアレイを備えた表示装置を駆動する方法であって、

該ゲートラインにはその入力信号として、該薄膜トランジスタをオン状態とする周期的なオンバルスが該各ゲー 10トラインに線順次で入力されるようゲート信号を供給し、

該データラインにはその入力信号として、画像表示に寄 与する画像信号の区間が該オンパルスの区間内で占める 時間的割合が概ね80パーセント以下であるデータ信号 を入力する表示装置の駆動方法。

該ゲートラインにはその入力信号として、該薄膜トランジスタをオン状態とする周期的なオンパルスが該各ゲートラインに線順次で入力されるようゲート信号を供給し、

該データラインにはその入力信号として、該オンバルスの区間における画像表示に寄与する画像信号の区間が、該オンバルスの区間における画像表示に寄与しない非画 30像信号の区間より短いデータ信号を入力する表示装置の駆動方法。

【請求項3】 前記データ信号の画像信号区間に前記オンパルスのオンレベルからオフレベルに切り替わるタイミングが含まれ、該データ信号の、該切替りタイミング前の一定長さの第1の期間にはデータ信号が画像信号レベルとなり、該データ信号の、第1の期間の前の第2の期間の一部では、該データ信号のレベルが一定電圧となるようにする請求項1または2配載の表示装置の駆動方法。

【請求項4】 請求項3記載の表示装置の駆動方法において、

前記一定電圧は、画像信号レベルの最大値と最小値のほぼ中間値とする表示装置の駆動方法。

【請求項5】 請求項1または2記載の表示装置の駆動 方法において、

前記複数のゲートラインには、隣接するゲートラインおけるオンパルスの入力時間間隔が1μS以上となるようオンパルスを入力する表示装置の駆動方法。

【請求項6】 請求項1または2記載の表示装置の駆動 50 ちオン状態となり、画素電極41とデータライン44が

方法において、

前記薄膜トランジスタとして、1 c m²/V・S以上の移動度を有するものを用いる表示装置の駆動方法。

【請求項7】 請求項1または2記載の表示装置の駆動 方法において、

前記薄膜トランジスタを構成する半導体材料は、多結晶 シリコンまたはマイクロクリスタルシリコンである表示 装置の駆動方法。

【請求項8】 請求項1または2記載の表示装置の駆動 方法において、

前記表示装置は液晶により画像表示を行う液晶表示装置 であり、

該液晶表示装置を構成する液晶材料は、電気光学特性として4V以下の飽和電圧を有するものである表示装置の 駆動方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は表示装置の駆動方法に関し、特に1cm²/V・S以上、望ましくは10cm²/V・S以上の移動度を持つ高速書き込み型の薄膜トランジスタを用いた液晶表示装置(以下、TFT-LCDと略記する。)を駆動する方法に関する。

[0002]

【従来の技術】図4は上記TFT-LCDの構造を説明 するための図であり、41は絶縁性基板40上にマトリ クス状に配置された複数の画素電極で、該画素電極の各 行毎にゲートライン43が複数配設され、該画素電極の 各列毎にデータライン44が複数配設されている。上記 ゲートライン43とデータライン44との交差部分に は、薄膜トランジスタ(以下、TFTと略記する。)4 2が配置され、そのドレイン電極42 a は上記画素電極 41に接続されている。また、該TFT42のゲート電 極42 bには上記ゲートライン43が接続され、該TF T42のソース電極42cにはデータライン44が接続 されている。なお、この図では図示していないが、上記 画素電極41上には液晶層を介してこれと対向する対向 電極が設けられており、これら画素電極及び対向電極間 に印加する電圧を制御することにより、液晶分子の配向 変動に伴う光学特性の変化を利用して画像表示が行われ

【0003】このような構成のTFT-LCDの駆動方法については、例えば特開昭60-59389号公報に開示されており、以下、図5を参照して該駆動方法について簡単に説明する。

【0004】ゲートライン43には順次パルス状の走査信号51が印加され、これらのパルスと同期してデータライン44に画像信号52が入力される。ここではTFT42はn-ch型であり、走査信号51がプラス(Hレベル)になるとTFT41のチャネルは導通状態、即たまた状態となり、同事無無41トデータライン44が

導通状態となる。また、該画像信号は、この走査信号 5 1 がオンになるタイミングで、データラインに所望の画 像電圧を与えるようになっている。

【0005】ところで、TFT-LCDの技術動向として画面の高精細化が挙げられ、これに伴い、TFTのサイズ縮小及び性能向上が進んでいる。従来、商品化されているTFT-LCDの大部分は、半導体材料としてアモルファスシリコンを用いていたが、近年、負荷の充電速度を向上させ、画面の高精細化を行うために、TFTを構成する半導体層として、アモルファスシリコンに比 10 べ結晶性を高めた、ポリシリコン、マイクロクリスタルシリコン等の非アモルファスシリコンを用いることが多くなりつつある。また、上記TFT-LCDの技術動向には、上述のTFTのサイズ縮小に伴う、ゲート長の縮小、ゲート絶録膜の薄膜化等の傾向も挙げられる。

#### [0006]

【発明が解決しようとする課題】このようなTFT-L CDの技術動向に起因して、TFTに印加される電圧の低減を行う必要が生じてきている。つまり、一般にポリシリコン等の、アモルファスシリコンより移動度が大き 20 い半導体材料を用いると、TFTのオン電流が大きく取れ、負荷の充電速度が良くなるという利点があるが、オフ電流も大きくなってしまうという問題がある。このオフ電流は図6に示すようにTFTのソース、ドレイン間に印加される電圧が小さいほど減少するものであり、このためTFTへの印加電圧の低減が課題となっている。

【0007】また、TFTのゲート長の縮小及びゲート 絶縁膜の薄膜化は、TFT素子に印加される電界強度が 増大することにつながり、該絶縁膜中へのキャリア注入 やその絶縁破壊を引き起こし、TFT素子の信頼性を損 30 なうという問題もある。このような電界強度の増加に伴う現象も、TFTのソース、ドレイン間に印加される電圧を小さくすることにより軽減されるため、TFT素子の信頼性の点からも、TFTへの印加電圧の低減が課題となっている。

【0008】さらに、ソース電極やゲート電極などのバスライン、つまりデータラインやゲートラインと画素電極との電位差により、画素電極のエッジ部における液晶分子の配向が乱れ、表示不良を起こすことが知られており、何えば特開平4-323624号公報には、従来技 40 術の説明においてこの表示不良について記述されている。このような表示不良もTFTのソース、ドレイン間への印加電圧の低減により改善できるものであり、上記TFT印加電圧の低減はこのような液晶による表示品位の点からも課題となっている。

【0009】本発明は、上記のような問題点を解決するためになされたもので、画素電極とデータラインとの間に接続されたTFTのソース、ドレイン間への印加電圧を実質的に低減して、TFTのオフ電流、つまりTFTオフ時のリーク電流の低減、及びTFT素子の信頼性の50

ļ

向上を図るとともに、液晶分子の配向不良を防止することができ、これによりディスプレイの表示特性及びその 長期信頼性をさらに優れたものとできる表示装置の駆動 方法を得ることが本発明の目的である。

#### [0010]

【課題を解決するための手段】この発明に係る表示装置の駆動方法は、複数の画素電極、各画素電極に接続された薄膜トランジスタ、該薄膜トランジスタにその制御信号を供給するための複数のゲートライン、及び該薄膜トランジスタを介して該画素電極に画像信号を供給するための複数のデータラインを絶縁性基板上に配設してなるTFTアレイを備えた表示装置を駆動する方法である。該ゲートラインにはその入力信号として、該薄膜トランジスタをオン状態とする周期的なオンパルスが該各ゲートラインに線順次で入力されるようゲート信号を供給し、該データラインにはその入力信号として、画像表示に寄与する画像信号の区間が該オンパルスの区間内で占める時間的割合が概ね80パーセント以下であるデータ信号を入力するようにしている。そのことにより上記目的が達成される。

【0011】この発明に係る表示装置の駆動方法は、複数の画素電極、各画素電極に接続された特膜トランジスタ、該薄膜トランジスタにその制御信号を供給するための複数のゲートライン、及び該薄膜トランジスタを介して該画素電極に画像信号を供給するための複数のデータラインを絶縁性基板上に配設してなるTFTアレイを備えた表示装置を駆動する方法である。該ゲートラインにはその入力信号として、該薄膜トランジスタをオン状態とする周期的なオンバルスが該各ゲートラインに線順次で入力されるようゲート信号を供給し、該データラインにはその入力信号として、該オンバルスの区間における画像表示に寄与する画像信号の区間が、該オンバルスの区間における画像表示に寄与しない非画像信号の区間より短いデータ信号を入力するようにしている。そのことにより上記目的が達成される。

【0012】この発明は上記表示装置の駆動方法において、前記データ信号の画像信号区間に前記オンパルスのオンレベルからオフレベルに切り替わるタイミングが含まれ、眩データ信号の、眩切替りタイミング前の一定長さの第1の期間にはデータ信号が画像信号レベルとなり、眩データ信号の、第1の期間の前の第2の期間の一部では、眩データ信号のレベルが一定電圧となるようにすることが好ましい。

【0013】この発明は上記表示装置の駆動方法において、前記一定電圧を、画像信号レベルの最大値と最小値のほぼ中間値とすることが好ましい。

【0014】この発明は上記表示装置の駆動方法において、前記複数のゲートラインには、隣接するゲートラインおけるオンパルスの入力時間間隔が1μS以上となるようオンパルスを入力することが好ましい。

【0015】この発明は上記表示装置の駆動方法において、前記薄膜トランジスタとして、1cm²/V・S以上の移動度を有するものを用いることが好ましい。

【0016】この発明は上記表示装置の駆動方法において、前記薄膜トランジスタを構成する半導体材料は、多結晶シリコンまたはマイクロクリスタルシリコンであることが好ましい。

【0017】この発明は上記表示装置の駆動方法において、前記表示装置は液晶により画像表示を行う液晶表示装置であり、該液晶表示装置を構成する液晶材料は、電 10 気光学特性として4V以下の飽和電圧を有するものであることが好ましい。

[0018]

【作用】この発明においては、薄膜トランジスタを介して画素電極に接続されたデータラインに、その入力信号として、画像表示に寄与する画像信号の区間が占める時間的割合が概ね80パーセント以下であるデータ信号を入力するようにしたから、画素電極とデータラインとの間に接続された薄膜トランジスタのソース、ドレイン間への印加電圧の実効値が低減されることとなる。

【0019】このため、薄膜トランジスタの構成材料として、ポリシリコン等の、アモルファスシリコンより移動度が大きい半導体材料を用いた場合に、TFTのオフ電流が大きくなってしまうのを抑制することができ、TFTのオフ電流の増大を抑えつつ、オン電流の増大により負荷の充電速度を高めることができる。

【0020】また、TFT素子に印加される電界強度が 実質的に低減されるため、該TFTのゲート絶縁膜中へ のキャリア注入やその絶縁破壊を抑制しつつ、TFTの ゲート長の縮小及びゲート絶縁膜の薄膜化を図ることが 30 できる。

【0021】さらに、上記TFT素子への印加電圧の実質的な低減により、パスラインと画素電極との電位差による画素電極のエッジ部における液晶分子の配向の乱れを緩和することができ、液晶ディスプレイの表示特性を向上できるとともに、より長期間にわたる信頼性の維持が可能となる。

【0022】この発明においては、薄膜トランジスタを介して画素電極に接続されたデータラインにはその入力信号として、画像表示に寄与する画像信号の区間が、画 40像表示に寄与しない非画像信号の区間より短いデータ信号を入力するようにしたので、薄膜トランジスタに印加される電圧の実効値をさらに低減することができる。

【0023】この発明においては、データラインに印加されるデータ信号の、画像表示に寄与しない非画像信号区間の一部で、データ信号のレベルが一定電圧となるようににし、この際該一定電圧を、画像信号レベルの最大値と最小値のほぼ中間値とするようにしたので、各画素電極に対応するTFTへの印加電圧を、そのばらつきを抑えつつ低減することができる。

[0024]

【実施例】まず、本発明の基本原理についてその構成及び効果を先行技術と対比して説明する。

6

【0025】本発明は、薄膜トランジスタを介して画素 電極に接続されたデータラインに、その入力信号とし て、画像表示に寄与する画像信号の区間がゲートライン の1走査期間(オンパルス区間)に占める時間的割合が 概ね80パーセント以下であるデータ信号、あるいは該 1走査期間内で画像信号の区間が画像表示に寄与しない 非画像信号の区間より短いデータ信号を入力するように したもので、これによりデータラインと画素電極との間 に接続されたTFT素子への印加電圧を有効に低減する ことができるものである。

【0026】ところで、前述の特開昭60-59389 号公報には、データラインのドライバ回路での消費電力 を低減するため、該ドライバ回路の出力端に、負荷に充 電されている電荷を放電させる抵抗に代えて電気的スイ ッチを設け、データ電圧を負荷に出力する前に、該スイ ッチの導通により該ドライバ回路の出力端を所定の放電 電位に接続して、負荷を所定の電圧レベルになるまで放 電するようにしたものが開示されている。確かに、この ような構成のドライバ回路によりデータラインを駆動す ると、データラインに画像信号レベル以外の電圧レベル が結果的に発生する。

【0027】ところが、この公報記載の技術は、上記電気的スイッチにより、負荷に充電された電荷を短い時間に必要最小限の量だけ放電させるもので、この画像信号レベル以外の電圧レベルが現れる時間は短いものである。

【0028】このようなことから、この公報記載の技術では、データ信号における画像表示に寄与しない非画像信号の区間は非常に短いものであると言え、本発明のように、データ信号における非画像信号の区間を少なくとも20パーセント以上としているものとは異なり、データラインと画素電極との間に接続されたTFT素子への印加電圧を有効に低減できるものではない。

【0029】また、特公平5-13320号公報には、マトリクス状に配置された複数の画素電極と、該画素電極とデータ線あるいはタイミング線との間に接続された非線形素子からなる複数のスイッチング素子とを有する液晶表示装置を駆動する方法において、データ線に印加されるデータ信号の各フレーム期間に休止期間、つまりデータ信号レベルが一定となる期間を設け、1フレームにおけるデータ信号の最小実効値を高め、かつ1フレームにおけるデータ信号の最大実効値を低下させるようにし、これにより表示パターンの実効値変動、つまり表示むらを抑制するようにしたものが記載されている。

【0030】この公報記載の液晶電気光学装置の駆動方法では、該休止期間によりスイッチング素子への印加電 50 圧が低下すると考えられるが、該休止期間は1フレーム

を単位として設けたもので、本発明のように1走査期間 毎に画像表示に寄与しない非画像信号の区間を設けたも のとは異なり、スイッチング素子への印加電圧が低減さ れる効果は、すべてのスイッチング素子に及ぶものでは なく、各TFT素子への印加電圧を有効に低減すること ができるものではない。

【0031】そもそも、この公報記載の液晶電気光学装 置の駆動方法は、スイッチング素子として2端子の非線 形素子を用いたものを前提とし、フレーム間での表示パ ターンによる実効値変動を抑制して、表示品位を向上す るものである。これに対し、本発明は、スイッチング素 子としてTFTを用いた液晶表示装置において、個々の スイッチング素子としてのTFTに印加される電位を低 減することにより、高移動度のTFTを用いた場合のリ ーク電流の問題、TFTのサイズ縮小及びゲート絶縁膜 の薄膜化による素子の信頼性劣化の問題を解決したもの であり、両者は明確にその構成、効果が異なるものであ

【0032】以下、本発明の実施例について説明する。

【0033】図1は本発明の一実施例によるアクティブ マトリクス型の液晶表示装置の駆動方法を説明するため の図であり、データライン及びゲートラインに印加され る信号の波形、並びに該信号の立ち上がり及び立ち下が りタイミングを示している。また、この実施例の液晶表 示装置は、図4に示す従来のものと同一の構造となって

【0034】図において、10は上記データライン44 に印加される信号(データ信号)で、該データ信号10 には、画像表示に寄与する画像信号11a, 11bの区 間丁11と、画像表示に寄与しない非画像信号12の区間 30 T12とがある。

【0035】該非画像信号12の区間での信号レベルは 一定であり、画像信号11a, 11b区間における信号 レベルの最大値と最小値の中間値となっている。この中 間値は、液晶表示装置の場合、画像データが交流電圧と なることから、その交流のDCレベルとなる。また、本 実施例では、画像信号11a, 11bと非画像信号12 との時間比(T11: T12)は、約1:1となっており、 データ信号10の中で画像信号11a, 11bが占める 割合は50%となっている。この割合は小さいほど、T 40 FTのソース、ドレイン間に印加される電圧が低減さ れ、上述の問題に対してより有効なものとなるため、T FTのオン能力 (電流駆動能力) が高く、画像データを 負荷に充電するのに必要な時間が短くて良い場合には、  $T_{11}$ / $(T_{11}+T_{12})$ で表される時間比を50%より小。 さくすることが効果的であり、該時間比を50%に制約 する必要はない。

【0036】また、13はゲートライン43に印加され る信号(ゲート信号)で、TFT41をオンするための 周期的なオンパルス13aを含んでおり、該オンパルス 50 2、P3のタイミングチャートから分かるように、制御

13 aの区間T13は、データ信号10の画像信号11 a, 11bの区間と重なっている。また、i番目のゲー トラインに印加されるゲート信号のオンパルス13a と、(i+1)番目のゲートラインに印加されるゲート 信号のオンパルス13aとの間には、ゲートラインによ る信号の遅延の影響を考慮して、オンパルスの時間的間 隔14が設けてあり、本実施例では、オンパルスの区間 Tisが7μSであるのに対し、隣接するゲートライン間 でのオンパルスの時間的間隔14の長さΤι4は4μSと している。これらの時間設定については、画像表示装置 の表示容量及びTFTの性能等を考慮し、最適化すれば 良く、前述の値に制限されるものではなく、上記オンパ ルスの時間間隔14の長さΤιιは少なくとも1μS以上 であればよい。

8

【0037】図2は、上記データ信号を得るためのデー タドライパの構成例を説明するための図であり、該ドラ イパの、1つのデータライン(負荷)に対応する出力端 の回路構成を示している。

【0038】図において、C1は画像データVPの入力 ノードと接地との間に接続され、該画像データVPを蓄 えるサンプリングコンデンサで、該サンプリングコンデ ンサC1には、スイッチS1を介してホールドコンデン サC2の一端が接続されており、また該コンデンサC2 の一端は、出力パッファBFを構成するトランジスタの ゲートに接続されている。この出力バッファBFの入力 端(該トランジスタのゲート)は、スイッチS2を介し て一定電圧Voに接続され、該出力パッファBFの出力 端(該トランジスタのソース)は、スイッチS3を介し て上記一定電圧Vcに接続されている。

【0039】ここで、上記出力パッファBFは入力信号 と同一レベルの出力信号が出力されるように構成されて いる。また上記スイッチS2は制御信号P2で制御さ れ、出力パッファBFをオンオフ制御するもので、一定 電位Voは出力パッファをオフさせる電位に設定されて いる。上記スイッチS3は制御信号P3で制御され、オ ン時にはデータラインDLの電位を一定電圧Vcとする もので、この一定電圧Vcの値は画像データVPの最大 値と最小値の中間値に設定されている。なお、上記コン デンサC2の他端は接地され、上記出力パッファBFの 構成トランジスタのドレインは電源Vに接続されてい

【0040】このような構成の出力部を有するドライバ では、上記サンプリングコンデンサC1に蓄えられた画 像データVPは、制御信号P1によりスイッチS1を介 してホールドコンデンサC2に転送され、出力パッファ BFを通ってデータラインLDへ出力される。この時、 上記スイッチS2、S3はそれぞれ制御信号P2、P3 によりオンオフ制御される。

【0041】つまり、図3に示す上記制御信号P1、P

信号P1がオフレベルからオンレベルになって上記サンプリングコンデンサC1からホールドコンデンサC2へ画像データが転送される前に、制御信号P2がオフレベルからオンレベルになって、出力バッファBFがオフ状態になる。この後、制御信号P3がオフレベルからオンレベルになってデータラインDLの電圧が上記一定電圧Vcとなる。そして、制御信号P3がオフレベルになった後、制御信号P2がオフレベルになった後、制御信号P2がオフレベルになり、さらに制御信号P1がオンレベルとなることにより、データラインDLは画像データVPの信号レベルとなる。

【0042】図3の制御信号P1~P3と図1に示すデータ信号10との対応関係は、データ信号10の画像信号11a、11bの区間 $T_{11}$ は、図3で制御信号P3がオフレベルである時間にほぼ相当し、データ信号10の信号レベルが一定電圧 $V_{C}$ である非画像信号12の期間 $T_{12}$ は、該制御信号 $P_{3}$ がオンレベルである時間にほぼ相当する。

【0043】このように本実施例では、TFT42を介して画素電極41に接続されたデータライン44に、その入力信号として、画像表示に寄与する画像信号11 a, 11bの区間が占める時間的割合が概ね50パーセント以下であるデータ信号10を入力するようにしたので、画素電極41とデータライン44との間に接続されたTFT42のソース42c,ドレイン42a間への印加電圧の実効値が低減されることとなる。

【0044】このため、TFT42の構成材料として、ポリシリコン等の、アモルファスシリコンより移動度が大きい半導体材料を用いた場合に、TFTのオフ電流が大きくなってしまうのを抑制することができ、TFTのオフ電流の増大を抑えつつ、オン電流の増大により負荷 30の充電速度を高めることができる効果がある。

【0045】また、TFT42に印加される電界強度が 実質的に低減されるため、該TFTのゲート絶縁膜中へ のキャリア注入やその絶縁破壊を抑制しつつ、TFTの ゲート長の縮小及びゲート絶縁膜の薄膜化を図ることが できる効果がある。

【0046】さらに、上配TFT42への印加電圧の実質的な低減により、ゲートライン43やソースライン44と画素電極41との電位差による画素電極41のエッジ部における液晶分子の配向の乱れを緩和することがで40き、液晶ディスプレイの表示特性を向上できるとともに、より長期間にわたるその信頼性の維持が可能となる

【0047】また、上記のようにデータ信号10における画像信号11a, 11bが占める時間的割合が概ね50パーセント以下であるため、出力パッファのオン時間が実質的に短くなり、出力パッファの信頼性が向上するという効果もある。

【0048】さらに、データ信号10の非画像信号12 では、データ信号のレベルを、交流駆動される画像信号 50 レベルの最大値と最小値のほぼ中間値に保持するように したので、各画素電極に対応するTFTへの印加電圧 を そのばらつきを極力抑えつつ低速することができる

10

を、そのばらつきを極力抑えつつ低減することができる 効果もある。

【0049】なお、上記データドライバの回路構成及び 制御信号のタイミングチャートは、図2及び図3に示す 上記実施例のものに限られるものではなく、例えば、図 2の出力バッファはオペアンプで構成してもよく、この 場合も上記実施例と同様の効果が得られる。

10 【0050】また、液晶表示装置を構成する液晶材料として、その電気光学特性が飽和電圧4V以下、望ましくは3V以下であり、低電圧で駆動される液晶材料を用いることにより、液晶分子の電圧印加による配向変動が低電圧で生ずることとなる。従って、この場合、TFT素子への印加電圧を低下させたことによる液晶表示のコントラストの劣化を抑えることができる。

[0051]

20

【発明の効果】以上のように本発明に係る表示装置の駆動方法によれば、薄膜トランジスタを介して画素電極に接続されたデータラインに、その入力信号として、画像表示に寄与する画像信号の区間が占める時間的割合が概ね80パーセント以下であるデータ信号、あるいは該画像信号の区間が画像表示に寄与しない非画像信号の区間が画像表示に寄与しない非画像信号の区間より短いデータ信号を入力するようにしたので、画素電極とデータラインとの間に接続された薄膜トランジスタのソース、ドレイン間への印加電圧の実効値が低減されることとなる。またこの際、出力パッファのオン時間が実質的に短くなる。この結果、TFTでのリーク電流の低減、該TFTや出力パッファの信頼性の向上を図るともに、液晶分子の配向不良を防止することができ、ディスプレイの表示特性及びその長期信頼性をさらに優れたものとできる。

【0052】また、この発明によれば、データラインに 印加されるデータ信号の、画像表示に寄与しない非画像 信号区間の一部で、データ信号のレベルが一定電圧とな るようにし、この際該一定電圧を、画像信号レベルの最 大値と最小値のほぼ中間値とするようにしたので、各画 素電極に対応するTFTへの印加電圧を、そのばらつき を抑えつつ低減することができる効果がある。

10 【図面の簡単な説明】

【図1】本発明の一実施例によるアクティブマトリクス型液晶表示装置の駆動方法を説明するための図であり、データラインに印加する信号(データ信号)及びゲートラインに印加する信号(ゲート信号)の波形を示している。

【図2】上記データ信号を得るためのデータドライバの 構成例を示す図である。

【図3】上記データドライバの出力部を制御する制御信号の波形を示す図である。

【図4】従来及び本発明の上記実施例のアクティブマト

リクス型液晶表示装置における画像表示部の構造を示す 図である。

【図5】従来の液晶表示装置の駆動方法を説明するための図であり、該液晶表示装置を駆動するデータ信号及び ゲート信号の波形を示している。

【図6】上記液晶表示装置の画像表示部を構成する絵素 TFTの特性を示す図である。

【符号の説明】

10 データ信号

11a, 11b 画像信号


12 非画像信号

13 ゲート信号

13a ゲート信号のオンパルス

14 オンパルスの時間的間隔

【図1】



40 絶縁性基板

41 画素電極

42 絵案TFT

43 ゲートライン

44, DL データライン

BF 出力パッファ

C1 サンプリングコンデンサ

C2 ホールドコンデンサ

P1, P2, P3 スイッチ制御信号

12

10 S1, S2, S3 スイッチ


T11 画像信号区間

T12 非画像信号区間


Tis オンパルス区間

Ti4 オンパルスの時間的間隔の長さ


【図2】



[図4]







## 【図5】

